반도체 공정(반도체 제조과정)은 반도체 산업에서 기본적으로 알고 있어야 하는 영역이다.
크게 8개의 공정으로 구분하여 "반도체 8대 공정"이라는 용어를 사용한다.
전공정 / 후공정 두가지로 구분하기도 하는데,
이때 전공정은 보통 메탈공정이라 부르는 금속배선공정까지를 말하고,
후공정은 EDS & Package를 말한다.
8대 공정이라는 단어에서 연속성이 있다고 착각하기 쉬운데,
실제로는 순서대로 8개의 공정이 진행되면 웨이퍼 뚝딱!이 아니라,
여러 공정들이 여러번 반복되어 웨이퍼가 만들어진다.
[SK Hynix의 공정 소개 유투브 영상. 개인적으로 정말 잘 만든 영상자료라고 생각한다.]
1. 웨이퍼 제조
웨이퍼 제조 공정은 사실 상 잉곳을 만드는 공정이라고 할 수 있다.
쉽게 실리콘(Si)을 굳혀 잉곳이라는 기둥을 만들고, 이 기둥을 절단하여 원판을 만드는데 이 원판이 웨이퍼이다.
지름이 크고, 두께가 얇은 웨이퍼를 만드는 것이 중요하다.
그 뒤, 연마액으로 웨이퍼 표면을 매끄럽게 만든다.
웨이퍼에서 IC칩 부분(파란 네모)를 다이(Die)라고 부른다.
웨이퍼에서 해당 다이들을 잘라서 사용하게 되는데, 다이들을 잘라내기 위한 틈을 스크라이브 라인(Scribe Line)이라고 부르는데, 이 용어는 자주 사용하는 것 같지는 않다.
웨이퍼의 구조를 구별하기 위해 플랫존이라는 영역이 존재한다고 하는데, 최근에는 노치 구조로 사용하는 것 같다.
2. 산화공정
산화 공정 (Oxidation)은 실리콘 위에 산화제와 열에너지를 공급하여 산화막을 형성하는 공정을 말한다.
누설 전류가 흐르는 것을 막아주고, 이온주입공정에서 확산을 막아주는 역할, 식각 공정에서 잘못 식각되는 것을 막는 역할을 한다. -> 웨이퍼를 보호하는 역할
주로 열산화(Thermal Oxidation)하는 방법을 사용하는데, 건식 산화(Dry Oxidation), 습식 산화(Wet Oxidation)으로 구분할 수 있다.
3. 포토공정
포토 공정 (Photo)은 산화막이 형성된 웨이퍼 위에 회로 패턴을 그리는 공정을 말한다.
웨이퍼에 감광성 고분자 물질(PR, Photoresist)를 얇게 바른 후 마스크(Mask)를 올려 놓고 그 위에 빛을 가하여 원하는 패턴을 형성하는 것이라고 말할 수 있다.
| Surface Preparation | Spin Coating | Soft Baking | Alignment & Exposure | Post-expose Baking | Develop | Rinse-dry | Hard Baking |
|
|
|
|
|
|
||
| 포토 공정에 앞서 웨이퍼 준비 (웨이퍼 클리닝, 수분 제거 등 공정 포함) | PR 도포 | PR 도포된 웨이퍼를 가열하는 공정 | Mask를 정확한 위치에 맞추는 정렬 & 빛을 쏘아 패턴을 형성되도록 하기 위한 노광 | PR 도포된 웨이퍼를 가열하는 공정 | 현상액을 뿌려 가며 노광된 영역과 노광 되지 않은 영역을 선택적으로 제거하는 공정 | 용해된 감광막을 씻어내고 웨이퍼를 건조시키는 단계 | PR 도포된 웨이퍼를 가열하는 공정 |
| PR내 잔류 용매 제거 -> 마스크와 노광 장비 오염 방지 & 웨이퍼와 PR 접착력 높힘 | 노광 후 PR 측면에 남은 물결 무늬 제거 -> 표면 평탄화 | PR내 잔류 용매 제거 -> 마스크와 노광 장비 오염 방지 & 웨이퍼와 PR 접착력 높힘 + PR이 식각 공정을 버티는 능력 향상 | |||||
4. 식각공정
주요 인자 : 균일도, 식각 속도
식각 공정 (Etching)은 포토 공정 (Photo) 이후에 회로 패턴을 제외한 나머지 부분을 제거하는 공정이다.
부식액을 이용해 불필요한 부분을 선택적으로 제거하여 반도체 회로 패턴을 만든다.
식각이 끝나면 감광액도 제거(PR strip)한다.
반응성 기체, 이온 등을 이용해 특정 부위를 제거하는 방법을 건식 식각 (Dry Etching), 용액을 이용해 화학적인 반응을 통해 식각하는 방법을 습식 식각 (Wet Etching)이라고 한다.
| Wet Etching | Dry Etching (최근 수율 이슈로 확대) = 플라즈마 식각 |
| 액상의 화학용품 사용 | 기체 가스 사용 |
| 상대적으로 가격이 저렴 | 상대적으로 가격이 높고 방법이 까다로움 |
| 상대적으로 균일도 높음 | 극미세 회로 식각 가능 |
출처: https://www.skcareersjournal.com/959
5. 증착&이온주입 공정
증착 공정 주요 인자 : 품질, 두께 균일도, Step Coverage, Filling
이온 주입 공정 (Ion Implantation)은 반도체가 전기적인 특성을 갖도록 만드는 공정이다.
증착 공정 (Deposition)은 회로 간의 구분과 연결, 보호 역할을 하는 박막(Thin film / 1마이크로미터(μm) 이하의 얇은 막)을 만드는 공정이며,
[이온 주입 공정 (Ion Implantation)]
순수한 반도체는 규소로 되어있어 전기가 통하지 않으나, 불순물(이온/Ion)을 넣어줘 전류를 흐르게 하는 전도성을 갖게 만든다.
불순물로는 [n형 반도체] 15족 원소 인(P), 비소(As), [p형 반도체] 13족 원소 붕소(B) 등을 사용한다.
[증착 공정 (Deposition)]
우선 박막을 만드는 방법은 크게 물리적 기상증착방법(PVD, Physical Vapor Deposition)과 화학적 기상증착방법(CVD, Chemical Vapor Deposition)이 있다.
대부분의 반도체 공정에서는 CVD 방식을 사용하고, 이 중 플라즈마를 사용하는 PECVD(Plasma Enhanced CVD)를 많이 사용한다. (저온 공정 가능, 두께 균일도 조절 가능, 대량 처리 가능 장점)
| 장점 | 단점 | |
| PVD | * 저온공정 * 진공상태 (불순물 오염 적음) |
* 증착속도 느림 * 박막 접합성 떨어짐 |
| CVD (대부분의 반도체 공정에서 사용) |
* 접합성 및 박막 품질 좋음 | * 고온공정으로 인한 재료 선택 문제 * 두께 조절 컨트롤 어려움 존재 |
출처: https://www.skcareersjournal.com/982?category=696984
6. 금속배선공정
금속 배선 공정 (Metal)은 반도체 회로 패턴에 따라 금속선(Metal Line)을 이어주는 공정이다.
단일층 재료로는 알루미늄(Al), 구리(Cu) 등이 있고, 다층구조로는 티타늄(Ti) 텅스텐(W)이 있다.
저항이 낮고, 산화막(SiO2)과의 접착성이 우수해 금속 공정에서 주로 사용하는 알루미늄은 실리콘과 만나면 섞이려는 성질이 있어 접합면 사이에 Barrier Metal을 증착해 이런 현상을 방지한다. (이중으로 박막을 형성해 접합면이 파괴되는 것을 막는다.)
< al 증착 ▶ pr coating ▶ photo ▶ develop ▶ al etch ▶ pr strip >
< 산화막(SiO2) 증착 ▶ pr coating ▶ photo ▶ develop ▶ 산화막(SiO2) etch ▶ PR strip▶ Cu 매립 ▶ CMP >
: 구리는 알루미늄보다 비저항이 낮고, 녹늠점이 높고, Diffusivity(확산율)이 낮고, 반도체 신뢰도가 높아지나
etch가 어렵고, 확산 방지막이 필요하며, 패턴형성이 어려워 damascene 공정 (Cu 매립 ~ CMP) 을 사용해야 한다.
7. EDS 공정
EDS 공정 (Electrical Die Sorting)은 웨이퍼 완성 단계에서 전기적 특성 검사를 통해 개별 칩들이 원하는 품질 수준에 도달했는지 확인하는 공정이다. 쉽게 Wafer TEST 공정이라고 생각하면 된다.
- 웨이퍼 상태 반도체 칩의 양품/불량품 선별
- 불량 칩 중 수선 가능한 칩의 양품화
- FAB 공정 또는 설계에서 발견된 문제점의 수정
- 불량 칩을 미리 선별해 이후 진행되는 패키징공정 및 테스트 작업의 효율 향상
수율을 높이기 위해 반드시 필요한 공정이다.
수율 = 양품 칩의 개수 / 웨이퍼 한 장에 설계된 최대 칩 개수
EDS 공정은 프로브 카드(Probe Card)에 있는 수많은 미세한 핀(Pin)이 웨이퍼와 접촉해 전기를 보내고, 그 신호를 통해 불량 칩을 선별하는 방식으로 진행된다.
8. 패키징 공정
패키징 공정 (Packaging)은 반도체 칩이 외부의 전원 공급 및 입출력 신호 전류들이 흐를 수 있도록 해야하고, 외부로부터 보호하기 위한 공정이다.
완성된 웨이퍼의 반도체 칩은 낱개로 하나하나 잘라내지는데 (Wafer Sawing / Dicing), 이때 잘린 칩을 베어칩(bare chip) 또는 다이(die)라고 한다. 보통 다이(die)를 더 많이 사용하는 것 같다.
하지만, 이때 잘린 칩은 외부와 전기신호를 주고 받지 못하며 외부 충격에 의해 손상되기 쉽다.
이를 방지하기 위한 공정이 패키징 공정 (Packaging)이다.
절단된 칩들은 리드프레임(Lead Frame) 또는 PCB(Printed Circuit Board) 위에 옮겨진다.
이후 기판위에 올려진 반도체 칩의 접점과 기판의 접점을 가는 금선을 사용하여 연결한다. (이를 와이어본딩(Wire Bonding) 공정이라 한다)
금속을 연결하면 열, 습기 등의 물리적인 환경으로부터 반도체 집적회로를 보호하고, 원하는 형태의 패키지로 만들기 위한 성형(Molding) 공정을 거치고 이를 밀봉하는 공정을 거치면 반도체가 된다.
패키징 공정 이후 최종 불량 유무를 선별하기 위한 패키지 테스트 (Package Test)를 진행한다.
- 설계 및 조립공정을 거치면서 발생된 불량을 선별하는 DC Test 공정,
- 극한 조건을 가한 후 테스트를 진행하는 Burn-in 공정,
- 상온, 저온 공간에서 전기적 특성과 기능을 검사받는 Main Test (국제표준을 맞추기 위한 까다로운 테스트 + 고객 요구 테스트)
- 고온에서 반도체 전기적 특성과 기능을 테스트하는 Final Test